近年来,超声波技术在工业中的应用不时涌现,比如超声波焊接机,超声波清洗机等等。伴随着超声技术的普及，超声波发生器其性能特性直接影响着超声应用的工作。上述需求需要超声波具有高能量、大功率、高稳定性、频率大范围可调等特性，为此，本文提出了一种基于现场可编程逻辑门阵列(FPGA DDS技术用来发作超声波功率源的计划，并已将其应用在实践的声学研讨中。
一．系统原理及特性
用现场可编程逻辑门阵列(FPGA芯片，经过直接数字频率合成(DDS技术发作频率为1kHz100kHz波形信号；功率放大采用功放模块；功率放模块的输出经过输出变压器和电感组成的匹配网络驱动压电换能器激起超声波。
本系统的主要特性有
1用数字DDS技术发作波形信号，分辨率高、稳定性好、频率范围大，系统频率不会随工作时间呈现漂移。
2功率放大功放模块，系统性能稳定，功率可达500W左右。
3系统经过上位机串行口输入控制数据或接纳反应，操作灵敏便当。
二．系统硬件完成
2.1DDS原理及电路完成 DDS技术是一种用数字控制信号的相位增量技术，具有频率分辨率高、稳定性好、可灵敏发作多种信号的优点。智能型超声波发生器的设计基于DDS波形发作器是经过改动相位增量存放器的值△phase每个时钟周期的度数)来改动输出频率的如图2所示，每当N位全加器的输出锁存器接纳到一个时钟脉冲时，锁存在相位增量存放器中的频率控制字就和N位全加器的输出相加。相位累加器的输出被锁存后，就作为波形存储器的一个寻址地址，该地址对应的波形存储器中的内容就是一个波形合成点的幅度值，然后经D/A 转换变成模仿值输出。当下一个时钟到来时，相位累加器的输出又加一次频率控制字，使波形存储器的地址处于所合成波形的下一个幅值点上。最终，相位累加器检索到足够的点就构成了整个波形。
DDS输出信号频率由下式计算：
Fout=△phaseFCLK/2N1
DDS频率分辨率定义为：
Fout=FCLK/2N2
由于基准时钟的频率普通固定，因而相位累加器的位数决议了频率分辨率，位数越多，分频率越高。
2.2DDSFPGA 完成
FPGA 现场可编程逻辑门阵列）从80年代中期开端呈现的一种新的可编程器件，编程方式先进高速，能够在线编程修正，普通工作频率能够到达100MHz所以在数字电路设计范畴得到越来越普遍的应用。本系统中采用Altera公司的cyclon系列的FPGA 停止DDS设计，采用的芯片是EP1C3T144C8
1相位字存放器
一个24位的并行输入并行输出存放器，用来寄存24位的相位值，即频率控制字，系统工作时，能够经过上位机的串口输入频率控制字。
2相位累加器
相位累加器用于对代表频率的相位字停止累加运算，智能型超声波发生器的设计相位字的值决议了输出信号的频率。
如图3本系统中的累加器采用的24位的构造，假如直接采用很宽位数的加法器构成累加器，则加法器的延时会大大的限制累加器的操作速度，所以采用的3个8位的累加器级连的构造，每一级采用一个小的累加器完成部分位的累加，然后再将进位值传给下一级做进一步的累加，从而进步了系统的运算速度。 3查找表的构造
本系统将累加器的高8位作为查表表的地址，其中高两位用来肯定象限。
FPGA 中，正弦表是用ROM来完成的为了俭省资源，思索到正弦波的对称性，实践上只需求存储正弦值在第一象限的值，如图4所示。查找表的逻辑流程如图5
2.3DA 转换电路的完成
本系统中，思索到系统在高频时请求DA 转换速度较快，所以选用了DA公司的AD975010位的DA 芯片，具有125MSPS转换速度，其典型接法如图6
2.4滤波放大及阻抗匹配的完成
思索到系统中的超声波的频率范围大约处于1k至100k之间，所以前向滤波采用的Sallen-KeiLow-PassFilter滤波器，其电路构造如图7所示。
为了使系统能高效稳定的工作，选用了集胜利率放大模块D-500W
超声波功率源的设计中，发作器与换能器的匹配设计十分重要，智能型超声波发生器的设计很大程度上决议了超声设备能否正常、高效地工作。超声波发作器与换能器的匹配包括两个方面：阻抗匹配和调谐匹配。阻抗匹配使换能器的阻抗变换为最佳负载，即起阻抗变换作用。调谐匹配使换能器两端的电压和电流同相，从而使效率最高，同时串联谐振能够进步换能器两端电压，有利于对压电换能器鼓励。本系统中的阻抗匹配采用的一个高频变压器，功放的输出经过高频变压器的耦合以后加在超声波换能器上，如图8所示，获得了较好的匹配效果。
三 实验结果
实验中采用的超声波换能器的参数如下：智能型超声波发生器的设计谐振频率fKH49.05等效阻抗RΩ）73.9静电容C0nf4.94FPGA 发作的正弦波的频率设定位49.5KHz,测得的功放的输出电压和换能器两端的输入电压的波形如下图所示。
可见，系统在高频下的波形较为稳定，且可在较高的功率下连续工作，取得了较为完好的波形。
